华为最近扔出了一颗“重磅炸弹”——“韬（τ）定律”。这不是一个简单的技术升级，而是一次对全球半导体底层逻辑的全新改写。

　　过去几十年，全球半导体行业一直遵循着“摩尔定律”：每隔18-24个月，晶体管密度翻倍，性能提升。简单说，就是不断把晶体管做小，在极小的空间里塞进更多元器件。

　　但这条路如今已经走到瓶颈。

　　当晶体管小到仅有几个原子的尺度时，会产生“量子隧穿效应”，导致芯片漏电和运算错误。而且，制造成本也会越来越高，每缩小一纳米，投入都是天文数字。

　　那怎么办呢？

　　华为的“韬（τ）定律”给出了一个“折叠时间”的答案，主张用“时间缩微”替代传统的“几何缩微”，以系统性降低时间常数（韬τ）为目标，通过逻辑折叠等技术，压缩信号传播的时延，不断提升晶体管密度和系统性能。

　　核心就一句话：不拼“身材”，改拼“效率”。

　　过去六年，华为已经基于这个思路设计并量产了381款芯片。今年秋天，采用完整逻辑折叠技术的新一代麒麟芯片就要来了。预计到2031年，基于韬定律设计的高端芯片，晶体管密度有望达到相当于1.4纳米工艺的水平。

　　这不仅是一项技术的突破，更是一个信号：中国半导体产业正在尝试跳出“追赶逻辑”，去参与底层规则的讨论。

　　从“跟随者”到“并跑者”，再到今天的“规则定义者”。“韬定律”告诉我们：创新没有标准答案。当一扇门快要关上时，中国科技人，有能力为自己开出一扇窗。

　　这里是《中国科技欣先说》，我们下期见！

策  划

战  钊

文案｜AI制作

肖春芳 林佳欣 傅一诺（实习）

出　品

光明网科普事业部